9d6127606a
Add the common config structure as a prefix of the driver-specific config structure and use the devicetree GPIO pin counts to initialize it. Signed-off-by: Peter Bigot <peter.bigot@nordicsemi.no>
552 lines
14 KiB
C
552 lines
14 KiB
C
/*
|
|
* Copyright (c) 2018 Zilogic Systems.
|
|
*
|
|
* SPDX-License-Identifier: Apache-2.0
|
|
*/
|
|
|
|
#include <errno.h>
|
|
#include <device.h>
|
|
#include <drivers/gpio.h>
|
|
#include <soc.h>
|
|
#include <sys/sys_io.h>
|
|
#include "gpio_utils.h"
|
|
|
|
typedef void (*config_func_t)(struct device *dev);
|
|
|
|
struct gpio_stellaris_config {
|
|
/* gpio_driver_config needs to be first */
|
|
struct gpio_driver_config common;
|
|
u32_t base;
|
|
u32_t port_map;
|
|
config_func_t config_func;
|
|
};
|
|
|
|
struct gpio_stellaris_runtime {
|
|
/* gpio_driver_data needs to be first */
|
|
struct gpio_driver_data common;
|
|
sys_slist_t cb;
|
|
};
|
|
|
|
#define DEV_CFG(dev) \
|
|
((const struct gpio_stellaris_config *const) \
|
|
(dev)->config->config_info)
|
|
|
|
#define DEV_DATA(dev) \
|
|
((struct gpio_stellaris_runtime *const) \
|
|
(dev)->driver_data)
|
|
|
|
#define GPIO_REG_ADDR(base, offset) (base + offset)
|
|
|
|
#define GPIO_RW_ADDR(base, offset, p) \
|
|
(GPIO_REG_ADDR(base, offset) | (1 << (p + 2)))
|
|
|
|
#define GPIO_RW_MASK_ADDR(base, offset, mask) \
|
|
(GPIO_REG_ADDR(base, offset) | (mask << 2))
|
|
|
|
enum gpio_regs {
|
|
GPIO_DATA_OFFSET = 0x000,
|
|
GPIO_DIR_OFFSET = 0x400,
|
|
GPIO_DEN_OFFSET = 0x51C,
|
|
GPIO_IS_OFFSET = 0x404,
|
|
GPIO_IBE_OFFSET = 0x408,
|
|
GPIO_IEV_OFFSET = 0x40C,
|
|
GPIO_IM_OFFSET = 0x410,
|
|
GPIO_MIS_OFFSET = 0x418,
|
|
GPIO_ICR_OFFSET = 0x41C,
|
|
};
|
|
|
|
enum gpio_port_map {
|
|
GPIO_PORT_A_MAP = 0xFF,
|
|
GPIO_PORT_B_MAP = 0xFF,
|
|
GPIO_PORT_C_MAP = 0xFF,
|
|
GPIO_PORT_D_MAP = 0xFF,
|
|
GPIO_PORT_E_MAP = 0x0F,
|
|
GPIO_PORT_F_MAP = 0x0F,
|
|
GPIO_PORT_G_MAP = 0x03,
|
|
};
|
|
|
|
static void gpio_stellaris_isr(void *arg)
|
|
{
|
|
struct device *dev = (struct device *)arg;
|
|
const struct gpio_stellaris_config * const cfg = DEV_CFG(dev);
|
|
struct gpio_stellaris_runtime *context = DEV_DATA(dev);
|
|
u32_t base = cfg->base;
|
|
u32_t int_stat = sys_read32(GPIO_REG_ADDR(base, GPIO_MIS_OFFSET));
|
|
|
|
gpio_fire_callbacks(&context->cb, dev, int_stat);
|
|
|
|
sys_write32(int_stat, GPIO_REG_ADDR(base, GPIO_ICR_OFFSET));
|
|
}
|
|
|
|
static int gpio_stellaris_configure(struct device *dev, int access_op,
|
|
u32_t pin, int flags)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
u32_t port_map = cfg->port_map;
|
|
|
|
if ((flags & (GPIO_PULL_UP | GPIO_PULL_DOWN)) != 0) {
|
|
return -ENOTSUP;
|
|
}
|
|
|
|
if ((flags & GPIO_SINGLE_ENDED) != 0) {
|
|
return -ENOTSUP;
|
|
}
|
|
|
|
/* Supports access by pin now,you can add access by port when needed */
|
|
if (access_op != GPIO_ACCESS_BY_PIN) {
|
|
return -EINVAL;
|
|
}
|
|
|
|
/* Check for pin availability */
|
|
if (!sys_test_bit((u32_t)&port_map, pin)) {
|
|
return -EINVAL;
|
|
}
|
|
|
|
if ((flags & GPIO_OUTPUT) != 0) {
|
|
mm_reg_t mask_addr;
|
|
|
|
mask_addr = GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, BIT(pin));
|
|
if ((flags & GPIO_OUTPUT_INIT_HIGH) != 0) {
|
|
sys_write32(BIT(pin), mask_addr);
|
|
} else if ((flags & GPIO_OUTPUT_INIT_LOW) != 0) {
|
|
sys_write32(0, mask_addr);
|
|
}
|
|
sys_set_bit(GPIO_REG_ADDR(base, GPIO_DIR_OFFSET), pin);
|
|
/* Pin digital enable */
|
|
sys_set_bit(GPIO_REG_ADDR(base, GPIO_DEN_OFFSET), pin);
|
|
} else if ((flags & GPIO_INPUT) != 0) {
|
|
sys_clear_bit(GPIO_REG_ADDR(base, GPIO_DIR_OFFSET), pin);
|
|
/* Pin digital enable */
|
|
sys_set_bit(GPIO_REG_ADDR(base, GPIO_DEN_OFFSET), pin);
|
|
} else {
|
|
/* Pin digital disable */
|
|
sys_clear_bit(GPIO_REG_ADDR(base, GPIO_DEN_OFFSET), pin);
|
|
}
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_write(struct device *dev,
|
|
int access_op, u32_t pin, u32_t value)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
|
|
if (access_op != GPIO_ACCESS_BY_PIN) {
|
|
return -EINVAL;
|
|
}
|
|
|
|
/* Set/Clear the data output for the respective pin */
|
|
if (value) {
|
|
sys_set_bit(GPIO_RW_ADDR(base, GPIO_DATA_OFFSET, pin),
|
|
pin);
|
|
} else {
|
|
sys_clear_bit(GPIO_RW_ADDR(base, GPIO_DATA_OFFSET, pin),
|
|
pin);
|
|
}
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_read(struct device *dev,
|
|
int access_op, u32_t pin, u32_t *value)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
|
|
if (access_op != GPIO_ACCESS_BY_PIN) {
|
|
return -EINVAL;
|
|
}
|
|
|
|
*value = sys_test_bit(GPIO_RW_ADDR(base, GPIO_DATA_OFFSET, pin),
|
|
pin);
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_port_get_raw(struct device *dev, u32_t *value)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
|
|
*value = sys_read32(GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, 0xff));
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_port_set_masked_raw(struct device *dev, u32_t mask,
|
|
u32_t value)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
|
|
sys_write32(value, GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, mask));
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_port_set_bits_raw(struct device *dev, u32_t mask)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
|
|
sys_write32(mask, GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, mask));
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_port_clear_bits_raw(struct device *dev, u32_t mask)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
|
|
sys_write32(0, GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, mask));
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_port_toggle_bits(struct device *dev, u32_t mask)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
u32_t value;
|
|
|
|
value = sys_read32(GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, 0xff));
|
|
value ^= mask;
|
|
sys_write32(value, GPIO_RW_MASK_ADDR(base, GPIO_DATA_OFFSET, 0xff));
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_pin_interrupt_configure(struct device *dev,
|
|
unsigned int pin, enum gpio_int_mode mode,
|
|
enum gpio_int_trig trig)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
|
|
/* Check if GPIO port needs interrupt support */
|
|
if (mode == GPIO_INT_MODE_DISABLED) {
|
|
/* Set the mask to disable the interrupt */
|
|
sys_set_bit(GPIO_REG_ADDR(base, GPIO_IM_OFFSET), pin);
|
|
} else {
|
|
if (mode == GPIO_INT_MODE_EDGE) {
|
|
sys_clear_bit(GPIO_REG_ADDR(base, GPIO_IS_OFFSET), pin);
|
|
} else {
|
|
sys_set_bit(GPIO_REG_ADDR(base, GPIO_IS_OFFSET), pin);
|
|
}
|
|
|
|
if (trig == GPIO_INT_TRIG_BOTH) {
|
|
sys_set_bit(GPIO_REG_ADDR(base, GPIO_IBE_OFFSET), pin);
|
|
} else if (trig == GPIO_INT_TRIG_HIGH) {
|
|
sys_set_bit(GPIO_REG_ADDR(base, GPIO_IEV_OFFSET), pin);
|
|
} else {
|
|
sys_clear_bit(GPIO_REG_ADDR(base,
|
|
GPIO_IEV_OFFSET), pin);
|
|
}
|
|
/* Clear the Mask to enable the interrupt */
|
|
sys_clear_bit(GPIO_REG_ADDR(base, GPIO_IM_OFFSET), pin);
|
|
}
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_init(struct device *dev)
|
|
{
|
|
const struct gpio_stellaris_config *cfg = DEV_CFG(dev);
|
|
|
|
cfg->config_func(dev);
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_enable_callback(struct device *dev,
|
|
int access_op, u32_t pin)
|
|
{
|
|
const struct gpio_stellaris_config * const cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
|
|
if (access_op != GPIO_ACCESS_BY_PIN) {
|
|
return -EINVAL;
|
|
}
|
|
|
|
sys_set_bit(GPIO_REG_ADDR(base, GPIO_IM_OFFSET), pin);
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_disable_callback(struct device *dev,
|
|
int access_op, u32_t pin)
|
|
{
|
|
const struct gpio_stellaris_config * const cfg = DEV_CFG(dev);
|
|
u32_t base = cfg->base;
|
|
|
|
if (access_op != GPIO_ACCESS_BY_PIN) {
|
|
return -EINVAL;
|
|
}
|
|
|
|
sys_clear_bit(GPIO_REG_ADDR(base, GPIO_IM_OFFSET), pin);
|
|
|
|
return 0;
|
|
}
|
|
|
|
static int gpio_stellaris_manage_callback(struct device *dev,
|
|
struct gpio_callback *callback,
|
|
bool set)
|
|
{
|
|
struct gpio_stellaris_runtime *context = DEV_DATA(dev);
|
|
|
|
gpio_manage_callback(&context->cb, callback, set);
|
|
|
|
return 0;
|
|
}
|
|
|
|
static const struct gpio_driver_api gpio_stellaris_driver_api = {
|
|
.config = gpio_stellaris_configure,
|
|
.write = gpio_stellaris_write,
|
|
.read = gpio_stellaris_read,
|
|
.port_get_raw = gpio_stellaris_port_get_raw,
|
|
.port_set_masked_raw = gpio_stellaris_port_set_masked_raw,
|
|
.port_set_bits_raw = gpio_stellaris_port_set_bits_raw,
|
|
.port_clear_bits_raw = gpio_stellaris_port_clear_bits_raw,
|
|
.port_toggle_bits = gpio_stellaris_port_toggle_bits,
|
|
.pin_interrupt_configure = gpio_stellaris_pin_interrupt_configure,
|
|
.manage_callback = gpio_stellaris_manage_callback,
|
|
.enable_callback = gpio_stellaris_enable_callback,
|
|
.disable_callback = gpio_stellaris_disable_callback,
|
|
};
|
|
|
|
#ifdef CONFIG_GPIO_A_STELLARIS
|
|
|
|
static void port_a_stellaris_config_func(struct device *dev);
|
|
|
|
static struct gpio_stellaris_runtime port_a_stellaris_runtime;
|
|
|
|
static const struct gpio_stellaris_config gpio_stellaris_port_a_config = {
|
|
.common = {
|
|
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_INST_0_TI_STELLARIS_GPIO_NGPIOS),
|
|
},
|
|
.base = DT_GPIO_A_BASE_ADDRESS,
|
|
.port_map = GPIO_PORT_A_MAP,
|
|
.config_func = port_a_stellaris_config_func,
|
|
};
|
|
|
|
DEVICE_AND_API_INIT(gpio_stellaris_port_a, DT_GPIO_A_LABEL,
|
|
gpio_stellaris_init,
|
|
&port_a_stellaris_runtime, &gpio_stellaris_port_a_config,
|
|
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
|
|
&gpio_stellaris_driver_api);
|
|
|
|
static void port_a_stellaris_config_func(struct device *dev)
|
|
{
|
|
IRQ_CONNECT(DT_GPIO_A_IRQ,
|
|
DT_GPIO_A_IRQ_PRIO,
|
|
gpio_stellaris_isr,
|
|
DEVICE_GET(gpio_stellaris_port_a),
|
|
0);
|
|
|
|
irq_enable(DT_GPIO_A_IRQ);
|
|
}
|
|
#endif /* CONFIG_GPIO_A_STELLARIS */
|
|
|
|
|
|
#ifdef CONFIG_GPIO_B_STELLARIS
|
|
|
|
static void port_b_stellaris_config_func(struct device *dev);
|
|
|
|
static struct gpio_stellaris_runtime port_b_stellaris_runtime;
|
|
|
|
static const struct gpio_stellaris_config gpio_stellaris_port_b_config = {
|
|
.common = {
|
|
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_INST_1_TI_STELLARIS_GPIO_NGPIOS),
|
|
},
|
|
.base = DT_GPIO_B_BASE_ADDRESS,
|
|
.port_map = GPIO_PORT_B_MAP,
|
|
.config_func = port_b_stellaris_config_func,
|
|
};
|
|
|
|
DEVICE_AND_API_INIT(gpio_stellaris_port_b, DT_GPIO_B_LABEL,
|
|
gpio_stellaris_init,
|
|
&port_b_stellaris_runtime, &gpio_stellaris_port_b_config,
|
|
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
|
|
&gpio_stellaris_driver_api);
|
|
|
|
static void port_b_stellaris_config_func(struct device *dev)
|
|
{
|
|
IRQ_CONNECT(DT_GPIO_B_IRQ,
|
|
DT_GPIO_B_IRQ_PRIO,
|
|
gpio_stellaris_isr,
|
|
DEVICE_GET(gpio_stellaris_port_b),
|
|
0);
|
|
|
|
irq_enable(DT_GPIO_B_IRQ);
|
|
}
|
|
#endif /* CONFIG_GPIO_B_STELLARIS */
|
|
|
|
|
|
#ifdef CONFIG_GPIO_C_STELLARIS
|
|
|
|
static void port_c_stellaris_config_func(struct device *dev);
|
|
|
|
static struct gpio_stellaris_runtime port_c_stellaris_runtime;
|
|
|
|
static const struct gpio_stellaris_config gpio_stellaris_port_c_config = {
|
|
.common = {
|
|
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_INST_2_TI_STELLARIS_GPIO_NGPIOS),
|
|
},
|
|
.base = DT_GPIO_C_BASE_ADDRESS,
|
|
.port_map = GPIO_PORT_C_MAP,
|
|
.config_func = port_c_stellaris_config_func,
|
|
};
|
|
|
|
DEVICE_AND_API_INIT(gpio_stellaris_port_c, DT_GPIO_C_LABEL,
|
|
gpio_stellaris_init,
|
|
&port_c_stellaris_runtime, &gpio_stellaris_port_c_config,
|
|
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
|
|
&gpio_stellaris_driver_api);
|
|
|
|
static void port_c_stellaris_config_func(struct device *dev)
|
|
{
|
|
IRQ_CONNECT(DT_GPIO_C_IRQ,
|
|
DT_GPIO_C_IRQ_PRIO,
|
|
gpio_stellaris_isr,
|
|
DEVICE_GET(gpio_stellaris_port_c),
|
|
0);
|
|
|
|
irq_enable(DT_GPIO_C_IRQ);
|
|
}
|
|
#endif /* CONFIG_GPIO_C_STELLARIS */
|
|
|
|
|
|
#ifdef CONFIG_GPIO_D_STELLARIS
|
|
|
|
static void port_d_stellaris_config_func(struct device *dev);
|
|
|
|
static struct gpio_stellaris_runtime port_d_stellaris_runtime;
|
|
|
|
static const struct gpio_stellaris_config gpio_stellaris_port_d_config = {
|
|
.common = {
|
|
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_INST_3_TI_STELLARIS_GPIO_NGPIOS),
|
|
},
|
|
.base = DT_GPIO_D_BASE_ADDRESS,
|
|
.port_map = GPIO_PORT_D_MAP,
|
|
.config_func = port_d_stellaris_config_func,
|
|
};
|
|
|
|
DEVICE_AND_API_INIT(gpio_stellaris_port_d, DT_GPIO_D_LABEL,
|
|
gpio_stellaris_init,
|
|
&port_d_stellaris_runtime, &gpio_stellaris_port_d_config,
|
|
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
|
|
&gpio_stellaris_driver_api);
|
|
|
|
static void port_d_stellaris_config_func(struct device *dev)
|
|
{
|
|
IRQ_CONNECT(DT_GPIO_D_IRQ,
|
|
DT_GPIO_D_IRQ_PRIO,
|
|
gpio_stellaris_isr,
|
|
DEVICE_GET(gpio_stellaris_port_d), 0);
|
|
|
|
irq_enable(DT_GPIO_D_IRQ);
|
|
}
|
|
#endif /* CONFIG_GPIO_D_STELLARIS */
|
|
|
|
|
|
#ifdef CONFIG_GPIO_E_STELLARIS
|
|
|
|
static void port_e_stellaris_config_func(struct device *dev);
|
|
|
|
static const struct gpio_stellaris_config gpio_stellaris_port_e_config = {
|
|
.common = {
|
|
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_INST_4_TI_STELLARIS_GPIO_NGPIOS),
|
|
},
|
|
.base = DT_GPIO_E_BASE_ADDRESS,
|
|
.port_map = GPIO_PORT_E_MAP,
|
|
.config_func = port_e_stellaris_config_func,
|
|
};
|
|
|
|
static struct gpio_stellaris_runtime port_e_stellaris_runtime;
|
|
|
|
DEVICE_AND_API_INIT(gpio_stellaris_port_e, DT_GPIO_E_LABEL,
|
|
gpio_stellaris_init,
|
|
&port_e_stellaris_runtime, &gpio_stellaris_port_e_config,
|
|
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
|
|
&gpio_stellaris_driver_api);
|
|
|
|
static void port_e_stellaris_config_func(struct device *dev)
|
|
{
|
|
IRQ_CONNECT(DT_GPIO_E_IRQ,
|
|
DT_GPIO_E_IRQ_PRIO,
|
|
gpio_stellaris_isr,
|
|
DEVICE_GET(gpio_stellaris_port_e),
|
|
0);
|
|
|
|
irq_enable(DT_GPIO_E_IRQ);
|
|
}
|
|
#endif /* CONFIG_GPIO_E_STELLARIS */
|
|
|
|
|
|
#ifdef CONFIG_GPIO_F_STELLARIS
|
|
|
|
static void port_f_stellaris_config_func(struct device *dev);
|
|
|
|
static struct gpio_stellaris_runtime port_f_stellaris_runtime;
|
|
|
|
static const struct gpio_stellaris_config gpio_stellaris_port_f_config = {
|
|
.common = {
|
|
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_INST_5_TI_STELLARIS_GPIO_NGPIOS),
|
|
},
|
|
.base = DT_GPIO_F_BASE_ADDRESS,
|
|
.port_map = GPIO_PORT_F_MAP,
|
|
.config_func = port_f_stellaris_config_func,
|
|
};
|
|
|
|
DEVICE_AND_API_INIT(gpio_stellaris_port_f, DT_GPIO_F_LABEL,
|
|
gpio_stellaris_init,
|
|
&port_f_stellaris_runtime, &gpio_stellaris_port_f_config,
|
|
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
|
|
&gpio_stellaris_driver_api);
|
|
|
|
static void port_f_stellaris_config_func(struct device *dev)
|
|
{
|
|
IRQ_CONNECT(DT_GPIO_F_IRQ,
|
|
DT_GPIO_F_IRQ_PRIO,
|
|
gpio_stellaris_isr,
|
|
DEVICE_GET(gpio_stellaris_port_f),
|
|
0);
|
|
irq_enable(DT_GPIO_F_IRQ);
|
|
}
|
|
#endif /* CONFIG_GPIO_F_STELLARIS */
|
|
|
|
|
|
#ifdef CONFIG_GPIO_G_STELLARIS
|
|
|
|
static void port_g_stellaris_config_func(struct device *dev);
|
|
|
|
static struct gpio_stellaris_runtime port_g_stellaris_runtime;
|
|
|
|
static const struct gpio_stellaris_config gpio_stellaris_port_g_config = {
|
|
.common = {
|
|
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_INST_6_TI_STELLARIS_GPIO_NGPIOS),
|
|
},
|
|
.base = DT_GPIO_G_BASE_ADDRESS,
|
|
.port_map = GPIO_PORT_G_MAP,
|
|
.config_func = port_g_stellaris_config_func,
|
|
};
|
|
|
|
DEVICE_AND_API_INIT(gpio_stellaris_port_g, DT_GPIO_G_LABEL,
|
|
gpio_stellaris_init,
|
|
&port_g_stellaris_runtime, &gpio_stellaris_port_g_config,
|
|
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
|
|
&gpio_stellaris_driver_api);
|
|
|
|
static void port_g_stellaris_config_func(struct device *dev)
|
|
{
|
|
IRQ_CONNECT(DT_GPIO_G_IRQ,
|
|
DT_GPIO_G_IRQ_PRIO,
|
|
gpio_stellaris_isr,
|
|
DEVICE_GET(gpio_stellaris_port_g),
|
|
0);
|
|
irq_enable(DT_GPIO_G_IRQ);
|
|
}
|
|
#endif /* CONFIG_GPIO_G_STELLARIS */
|